美, DUV 장비까지 中 수출 봉쇄

미국 하원 초당파 의원들이 4월 2일 DUV 리소그래피 장비의 중국 수출을 전면 금지하는 MATCH 법안을 발의했다. 대상은 ASML과 도쿄 일렉트론(Tokyo Electron)의 이머전(immersion) DUV 장비로, SMIC·화웨이(Huawei)·CXMT 등 중국 주요 반도체 기업이 직격탄을 맞게 된다. 기존 EUV 제재를 DUV로 확대한 첫 조치다.

미국 의회가 첨단 반도체 장비의 중국 수출 빗장을 한 단계 더 조였다. 4월 2일 하원 초당파 의원들은 ‘MATCH 법안(Meeting the China Challenge Act)’을 공동 발의하며, 심자외선(DUV) 리소그래피 및 식각 식각
반도체 산업의 발전은 끊임없이 더 작고, 더 빠르며, 더 강력한 소자를 요구합니다. 이러한 요구사항을 충족시키기 위한 핵심 기술 중 하나가 바로 '식각(Etching) 공정'입니다. 식각 공정은 웨이퍼 위에 그려진 미세한 회로 패턴 중 불필요한 부분을 정밀하게 제거하여, 마치 조각가가 섬세하게 작품을 깎아내듯 원하는 반도체 구조를 완성하는 과정입니다. 이 글에서는 식각 공정의 기본 원리부터 역사, 최신 기술 동향 및 미래 전망까지 심층적으로 다루어 반도체 기술의 이해를 돕고자 합니다. 목차 Etching(식각 공정)이란? 식각 공정의 역사와 발전 식각 공정의 핵심 원리 및 기술 습식 식각 (Wet Etching) 건식 식각 (Dry Etching) 주요 성능 지표 주요 활용 분야 및 응용 사례 식각 공정의 현재 동향 미래 기술 전망 및 과제 1. Etching(식각 공정)이란? 식각 공정은 반도체 제조의 8대 핵심 공정 중 하나로, 포토리소그래피 공정을 통해 웨이퍼 위에 형성된 감광액(PR, Photoresist) 패턴을 마스크 삼아 그 아래에 있는 박막(Thin Film)을 선택적으로 제거하는 과정이다. 이는 마치 도화지에 밑그림을 그린 후, 필요한 부분만 남기고 나머지를 지우개로 지워나가는 과정과 유사하다. 이 과정을 통해 트랜지스터의 게이트, 소스, 드레인 등 반도체 소자의 미세한 구조와 회로 패턴이 물리적으로 형성된다. 식각은 반도체 소자의 성능, 집적도, 그리고 최종 제품의 수율에 직접적인 영향을 미치므로, 매우 정밀하고 제어된 기술이 요구된다. 특히, 회로 선폭이 나노미터(nm) 수준으로 미세화되면서, 식각 공정의 정밀도와 균일성은 반도체 기술 발전의 핵심적인 요소로 부각되고 있다. 2. 식각 공정의 역사와 발전 식각을 의미하는 영어 단어 'Etching'은 원래 금속판화나 금속 가공에서 부식액을 이용해 금속 표면을 깎아내는 기술을 지칭하는 용어였다. 반도체 산업 초기에는 주로 액체 화학 약품을 사용하는 습식 식각(Wet Etching) 방식이 주를 이루었다. 이 방식은 공정이 간단하고 비용이 저렴하다는 장점이 있었으나, 식각액이 모든 방향으로 물질을 제거하는 등방성(Isotropic) 특성 때문에 미세한 패턴을 구현하는 데 한계가 있었다. 1970년대 초, 반도체 회로 선폭이 5 마이크로미터(㎛) 이하로 미세화되면서 습식 식각만으로는 원하는 정밀도를 얻기 어려워졌다. 이러한 기술적 한계를 극복하기 위해 플라즈마를 이용한 건식 식각(Dry Etching) 방식이 개발되기 시작했다. 건식 식각은 기체 상태의 반응성 이온이나 라디칼을 사용하여 물질을 제거하므로, 원하는 방향으로만 식각이 가능한 비등방성(Anisotropic) 특성을 가진다. 이 기술은 미세 패턴 형성에 혁신적인 발전을 가져왔으며, 이후 반도체 기술이 나노 스케일로 진입하면서 건식 식각은 반도체 제조의 주류 식각 방식으로 자리매김하게 되었다. 특히 1980년대 이후 DRAM, SRAM 등 메모리 반도체의 고집적화와 함께 건식 식각 기술은 비약적으로 발전하였다. 3. 식각 공정의 핵심 원리 및 기술 식각 공정은 제거하고자 하는 물질의 종류, 원하는 패턴의 정밀도, 그리고 생산 비용 등을 고려하여 최적의 기술을 선택한다. 크게 습식 식각과 건식 식각으로 나뉘며, 각각의 독특한 원리와 특성을 가지고 있다. 3.1. 습식 식각 (Wet Etching) 습식 식각은 액체 상태의 화학 용액, 즉 식각액(Etchant)을 사용하여 웨이퍼 표면의 특정 물질을 화학적으로 용해시켜 제거하는 방식이다. 이 공정은 웨이퍼를 식각액에 담그거나, 식각액을 분사하는 방식으로 진행된다. 예를 들어, 실리콘 산화막(SiO₂)을 식각할 때는 불산(HF) 기반의 용액이 주로 사용되며, 알루미늄(Al) 식각에는 인산, 질산, 초산을 혼합한 용액이 사용된다. 습식 식각의 가장 큰 장점은 공정이 단순하고 장비 비용이 저렴하며, 식각 속도가 빠르다는 점이다. 또한, 대량 생산에 유리하며, 웨이퍼 손상이 적다는 이점도 있다. 그러나 치명적인 단점은 식각액이 모든 방향으로 물질을 제거하는 등방성(Isotropic) 식각 특성을 보인다는 것이다. 이는 마스크 아래 부분까지 옆으로 깎여 들어가는 언더컷(Undercut) 현상을 유발하여, 미세 패턴을 형성하는 데 정밀도 한계를 가진다. 이 때문에 100nm 이하의 초미세 공정에서는 거의 사용되지 않으며, 주로 넓은 면적을 빠르게 제거하거나, 특정 물질을 선택적으로 제거하는 벌크(Bulk) 식각, 또는 세정 공정의 일부로 활용된다. 3.2. 건식 식각 (Dry Etching) 건식 식각은 기체 상태의 반응성 화학 물질이나 이온, 플라즈마를 이용하여 웨이퍼의 물질을 제거하는 방식이다. 습식 식각과 달리 진공 챔버 내에서 진행되며, 플라즈마를 발생시켜 이온과 라디칼을 형성하고, 이들이 웨이퍼 표면과 반응하여 휘발성 물질을 생성함으로써 식각이 이루어진다. 건식 식각은 크게 물리적 식각과 화학적 식각, 그리고 이 둘을 결합한 방식으로 나눌 수 있다. 플라즈마 식각 (Plasma Etching): 가장 일반적인 건식 식각 방식으로, 고주파 전력을 인가하여 반응성 가스(예: CF₄, O₂, Cl₂)를 플라즈마 상태로 만든다. 플라즈마 내의 중성 라디칼(Radical)이 웨이퍼 표면과 화학적으로 반응하여 휘발성 부산물을 형성하고, 이를 진공 펌프로 배출하여 물질을 제거한다. 주로 화학적 반응에 의존하므로 비교적 등방성 식각 특성을 보이지만, 이온의 물리적 충격과 결합하여 비등방성을 조절할 수 있다. 스퍼터링 (Sputtering): 주로 물리적 식각 방식이다. 아르곤(Ar)과 같은 불활성 가스를 플라즈마화하여 생성된 이온을 웨이퍼 표면에 고에너지로 충돌시켜 원자들을 물리적으로 떼어내는 방식이다. 방향성이 매우 우수하여 비등방성 식각이 가능하지만, 식각 선택비(Selectivity)가 낮아 마스크나 하부 물질까지 손상시킬 수 있고, 웨이퍼 손상이 발생할 수 있다는 단점이 있다. 반응성 이온 식각 (Reactive Ion Etching, RIE): 플라즈마 식각의 화학적 반응과 스퍼터링의 물리적 충격을 결합한 하이브리드 방식이다. 플라즈마에서 생성된 반응성 이온들이 웨이퍼 표면에 수직 방향으로 가속되어 충돌하면서 물리적 식각을 일으키고, 동시에 화학적 반응을 통해 물질을 제거한다. 이온의 방향성 덕분에 매우 우수한 비등방성 식각이 가능하여 미세 패턴 형성에 가장 널리 사용된다. RIE는 높은 종횡비(High Aspect Ratio) 구조를 형성하는 데 특히 효과적이다. 딥 RIE (Deep Reactive Ion Etching, DRIE): 특히 MEMS(미세 전자기계 시스템) 공정에서 깊고 수직적인 구조를 형성하기 위해 개발된 RIE의 한 종류이다. 보쉬(Bosch) 공정으로도 알려져 있으며, 식각과 보호막 증착 과정을 번갈아 수행하여 매우 높은 종횡비의 구조를 구현할 수 있다. 건식 식각은 습식 식각에 비해 공정이 복잡하고 장비 비용이 비싸지만, 미세 패턴 구현에 필수적인 비등방성 식각이 가능하며, 식각 깊이와 형상을 정밀하게 제어할 수 있다는 압도적인 장점을 가진다. 이로 인해 현대 반도체 공정에서는 건식 식각이 대부분의 식각 공정을 담당하고 있다. 3.3. 주요 성능 지표 식각 공정의 효율성과 정밀도를 평가하는 데에는 여러 가지 핵심 지표가 사용된다. 이 지표들은 최종 반도체 소자의 성능과 직결되므로, 각 공정 단계에서 최적화가 매우 중요하다. 식각 속도 (Etch Rate): 단위 시간당 제거되는 물질의 두께를 의미한다 (예: Å/min 또는 nm/min). 식각 속도가 너무 빠르면 제어가 어렵고, 너무 느리면 생산성이 저하되므로, 적절한 속도 제어가 중요하다. 선택비 (Selectivity): 식각하고자 하는 물질(예: SiO₂)과 마스크 물질(예: PR) 또는 하부 물질(예: Si) 간의 식각 속도 비율을 의미한다. 높은 선택비는 마스크나 하부 물질의 손상 없이 원하는 물질만 정확히 제거할 수 있음을 의미하며, 이는 미세 패턴의 정확성을 보장하는 데 필수적이다. 예를 들어, SiO₂에 대한 PR의 선택비가 10:1이라면, SiO₂가 10nm 식각될 때 PR은 1nm만 식각된다는 뜻이다. 균일도 (Uniformity): 웨이퍼 전체 면적에 걸쳐 식각되는 속도나 깊이가 얼마나 일정한지를 나타내는 지표이다. 균일도가 낮으면 웨이퍼의 특정 부분은 과도하게 식각되고 다른 부분은 덜 식각되어 불량률이 증가하므로, 높은 균일도는 수율 향상에 매우 중요하다. 방향성 (Anisotropy): 식각이 진행되는 방향성을 나타낸다. 비등방성 식각은 수직 방향으로만 식각이 진행되어 미세하고 수직적인 패턴을 형성할 수 있게 하며, 현대 반도체 공정에서 가장 중요하게 요구되는 특성이다. 등방성 식각은 모든 방향으로 동일하게 식각되어 언더컷을 유발한다. 종횡비 (Aspect Ratio): 식각된 구조의 깊이와 폭의 비율을 의미한다. 반도체 소자의 고집적화와 3D 구조화가 진행되면서, 높은 종횡비를 가진 구조를 정밀하게 식각하는 능력이 매우 중요해지고 있다. 예를 들어, 3D NAND 플래시 메모리에서는 수백 층의 셀을 적층하기 위해 매우 깊고 좁은 구멍을 식각해야 하므로, 초고종횡비 식각 기술이 필수적이다. 4. 주요 활용 분야 및 응용 사례 식각 공정은 반도체 제조의 핵심을 넘어 다양한 첨단 산업 분야에서 정밀 물질 가공의 필수 기술로 활용되고 있다. 반도체 제조: 가장 대표적인 활용 분야로, 트랜지스터의 게이트, 소스, 드레인 형성, 금속 배선 형성, 콘택 홀(Contact Hole) 및 비아 홀(Via Hole) 형성 등 거의 모든 미세 회로 패턴 형성 단계에 식각이 사용된다. 특히, 최신 3D NAND 플래시 메모리에서는 수백 층의 셀을 적층하기 위해 수 마이크로미터(㎛) 깊이의 초고종횡비 홀을 수직으로 식각하는 기술이 핵심이다. 또한, DRAM의 캐패시터 형성, 로직 반도체의 미세 게이트 패턴 형성 등 반도체 소자의 성능과 직결되는 모든 구조물 제작에 필수적이다. 디스플레이 패널 제조: LCD, OLED 등 디스플레이 패널의 미세 전극 패턴 형성, 박막 트랜지스터(TFT) 어레이 제작, 컬러 필터 형성 등에 식각 공정이 활용된다. 특히 고해상도 디스플레이는 더욱 미세한 패턴을 요구하므로, 정밀 식각 기술의 중요성이 크다. MEMS (Micro-Electro-Mechanical Systems) 제조: 마이크로미터 또는 나노미터 스케일의 기계적 구조와 전기적 회로를 통합한 시스템을 MEMS라고 한다. 가속도 센서, 자이로스코프, 마이크로폰, 잉크젯 프린터 헤드 등 다양한 MEMS 소자들은 딥 RIE(DRIE)와 같은 정밀 건식 식각 기술을 통해 3차원 미세 구조를 형성한다. 광학 소자 및 바이오 센서: 광도파로, 마이크로 렌즈 어레이, 바이오칩의 미세 유체 채널 등 정밀한 광학 및 바이오 소자 제작에도 식각 기술이 응용된다. 예를 들어, DNA 분석을 위한 랩온어칩(Lab-on-a-chip)은 미세 채널을 통해 액체를 제어하는데, 이러한 채널은 식각 공정으로 형성된다. 5. 식각 공정의 현재 동향 반도체 산업은 무어의 법칙을 넘어 새로운 차원의 집적도를 추구하며, 식각 공정은 그 중심에서 혁신을 거듭하고 있다. 현재 식각 기술의 주요 동향은 다음과 같다. 3D 구조 및 초고종횡비 식각: 3D NAND 플래시 메모리가 대표적이다. 과거에는 2D 평면 구조에서 미세화를 추구했지만, 이제는 수십에서 수백 층의 셀을 수직으로 쌓아 올리는 3D 구조가 대세이다. 2023년 기준, 주요 반도체 기업들은 200단 이상의 3D NAND를 양산하고 있으며, 2024년에는 300단 이상의 제품 개발이 활발하다. 이를 위해서는 수 마이크로미터 깊이의 홀을 직경 수십 나노미터로, 완벽하게 수직으로 식각해야 한다. 이러한 초고종횡비(Ultra-High Aspect Ratio, UHAR) 식각은 플라즈마 밀도, 이온 에너지, 가스 혼합비 등을 극도로 정밀하게 제어하는 기술을 요구한다. 다중 패터닝(Multi-Patterning) 및 선택적 식각(Selective Etching): EUV(극자외선) 노광 기술의 한계로 인해, 하나의 패턴을 여러 번에 걸쳐 형성하는 다중 패터닝 기술이 활용된다. 이 과정에서 식각은 매우 중요한 역할을 하며, 정확한 오버레이(Overlay)와 패턴 전사를 위해 정밀한 식각 제어가 필수적이다. 또한, 특정 물질만 선택적으로 제거하는 선택적 식각 기술은 복잡한 다층 구조에서 불필요한 물질을 제거하고 원하는 물질만 남기는 데 핵심적이다. 예를 들어, 게이트 올 어라운드(GAA) 트랜지스터와 같은 차세대 소자에서는 채널을 형성하기 위해 특정 층만 선택적으로 식각하는 기술이 중요하게 적용된다. 원자층 식각 (Atomic Layer Etching, ALE): 기존 식각 방식의 한계를 넘어 원자층 단위로 물질을 정밀하게 제거하는 기술이다. ALE는 식각 가스 흡착과 부산물 제거 과정을 개별적으로 제어하여, 한 번의 사이클에 한 원자층만 식각하는 방식으로 진행된다. 이는 뛰어난 제어력과 균일성, 그리고 손상 없는 식각을 가능하게 하여 2nm 이하의 초미세 공정에서 핵심 기술로 부상하고 있다. 2023년 Applied Materials는 ALE 기술을 활용한 차세대 식각 장비를 선보이며, 원자 수준의 정밀도 구현을 강조하였다. 저온 식각 및 플라즈마 손상 최소화: 미세화가 진행될수록 플라즈마에 의한 웨이퍼 손상(Plasma Induced Damage, PID)은 소자 특성에 치명적인 영향을 미칠 수 있다. 이를 최소화하기 위해 저온에서 식각을 진행하거나, 플라즈마 밀도 및 이온 에너지를 정밀하게 제어하는 기술이 연구되고 있다. 극저온 식각(Cryogenic Etching)은 웨이퍼 온도를 낮춰 화학 반응을 제어하고, 이온 충돌에 의한 손상을 줄이는 방식으로 차세대 기술로 주목받고 있다. 6. 미래 기술 전망 및 과제 반도체 기술의 한계에 도전하는 미래 식각 공정은 다음과 같은 방향으로 발전할 것으로 예상된다. 2nm 이하 초미세 공정을 위한 원자 정밀 식각 (Atomic Precision Etching, APE): 2025년 이후 예상되는 2nm 및 그 이하의 초미세 공정에서는 원자 한 층 단위의 정밀도를 넘어, 개별 원자를 제어하는 수준의 식각 기술이 요구될 것이다. ALE 기술의 발전과 함께, 원자 수준에서 물질을 제거하고 제어하는 APE 기술이 더욱 중요해질 전망이다. 이는 양자점(Quantum Dot)이나 나노와이어(Nanowire)와 같은 차세대 소자 구현에 필수적이다. 극저온 식각 기술의 상용화: 현재 연구 단계에 있는 극저온 식각은 웨이퍼 온도를 영하 100°C 이하로 낮춰 식각 공정을 진행하는 기술이다. 이는 식각 선택비를 극대화하고, 플라즈마 손상을 최소화하며, 초고종횡비 구조의 측벽(Sidewall) 거칠기를 개선하는 데 유리하다. 향후 2nm 이하 공정에서 미세 패턴의 품질을 향상시키는 데 핵심적인 역할을 할 것으로 기대된다. 인공지능(AI) 및 머신러닝(ML) 기반 공정 최적화: 식각 공정은 수많은 변수(가스 유량, 압력, 전력, 온도 등)가 복합적으로 작용하는 매우 복잡한 과정이다. AI와 ML 기술은 이러한 방대한 공정 데이터를 분석하여 최적의 식각 조건을 예측하고, 실시간으로 공정 이상을 감지하며, 수율을 향상시키는 데 기여할 것이다. 이미 일부 반도체 기업들은 AI를 활용하여 식각 공정의 효율성과 정밀도를 높이는 연구를 진행하고 있다. 친환경 식각 기술 개발: 기존 식각 공정에서는 과불화화합물(PFCs)과 같은 온실가스 배출이 불가피하며, 유해 화학 물질 사용으로 환경 문제가 발생할 수 있다. 이에 따라 환경 영향을 최소화하기 위한 친환경 식각 기술 개발이 중요한 과제로 부상하고 있다. PFCs 대체 가스 개발, 식각 부산물 처리 효율 증대, 그리고 건식 식각의 에너지 효율 향상 등이 주요 연구 방향이다. 이종 재료 식각 및 통합 공정: 실리콘 기반의 반도체뿐만 아니라, 화합물 반도체(GaAs, GaN 등), 2D 물질(그래핀, MoS₂ 등) 등 다양한 신소재의 활용이 증가하면서, 이종 재료에 대한 정밀 식각 기술의 중요성이 커지고 있다. 또한, 식각 공정과 증착(Deposition) 공정, 세정 공정 등을 통합하여 공정 단계를 줄이고 효율을 높이는 통합 공정 기술도 미래 반도체 제조의 핵심이 될 것이다. 식각 공정은 반도체 미세화의 최전선에서 끊임없이 진화하며, 미래 전자 산업의 혁신을 이끄는 핵심 동력으로 자리매김할 것이다. 이러한 기술적 도전과제를 극복하며, 식각 기술은 더욱 정밀하고 효율적인 방향으로 발전해 나갈 것이다. 참고 문헌 S. M. Sze, K. K. Ng, "Physics of Semiconductor Devices," 3rd ed., John Wiley & Sons, 2007. (식각 공정의 기본적인 역사와 습식 식각의 한계에 대한 일반적인 내용) M. A. Lieberman, A. J. Lichtenberg, "Principles of Plasma Discharges and Materials Processing," 2nd ed., John Wiley & Sons, 2005. (플라즈마 기반 건식 식각의 등장 배경 및 원리에 대한 일반적인 내용) "Wet Etching." Wikipedia. Available at: https://en.wikipedia.org/wiki/Wet_etching (습식 식각에 사용되는 일반적인 화학 용액 정보) "Plasma Etching." Wikipedia. Available at: https://en.wikipedia.org/wiki/Plasma_etching (플라즈마 식각의 원리에 대한 일반적인 정보) "Reactive-ion etching." Wikipedia. Available at: https://en.wikipedia.org/wiki/Reactive-ion_etching (RIE의 원리 및 비등방성 특성에 대한 일반적인 정보) "Deep reactive-ion etching." Wikipedia. Available at: https://en.wikipedia.org/wiki/Deep_reactive-ion_etching (DRIE 및 보쉬 공정에 대한 일반적인 정보) Samsung Newsroom. "Samsung Unveils Industry’s First 300-Layer-Plus V-NAND." 2024. Available at: https://news.samsung.com/global/samsung-unveils-industrys-first-300-layer-plus-v-nand (3D NAND의 초고종횡비 식각 필요성 및 300단 이상 개발 동향) "MEMS Fabrication." Wikipedia. Available at: https://en.wikipedia.org/wiki/MEMS_fabrication (MEMS 제조에서 식각의 활용에 대한 일반적인 정보) SK hynix Newsroom. "SK hynix Develops 321-Layer 1Tb TLC 4D NAND Flash." 2024. Available at: https://news.skhynix.com/sk-hynix-develops-321-layer-1tb-tlc-4d-nand-flash/ (2024년 300단 이상 NAND 개발 동향) Micron Technology. "Micron Ships World’s First 232-Layer NAND." 2022. Available at: https://www.micron.com/about/newsroom/2022-11-09-micron-ships-worlds-first-232-layer-nand (2022년 200단 이상 NAND 양산 동향) IBM Research. "IBM Unveils World’s First 2 Nanometer Chip Technology." 2021. Available at: https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology (GAA 트랜지스터와 선택적 식각의 중요성) K. J. Kanarik et al., "Atomic Layer Etching: A Review," Journal of Vacuum Science & Technology A, Vol. 33, No. 2, 020802, 2015. (ALE의 기본 개념 및 중요성에 대한 학술적 배경) Applied Materials. "Applied Materials Unveils New Etch Technology for Advanced Logic and Memory Chips." 2023. Available at: https://www.appliedmaterials.com/us/en/newsroom/news-releases/2023/07/applied-materials-unveils-new-etch-technology-for-advanced-logic-and-memory-chips.html (2023년 Applied Materials의 ALE 관련 기술 발표) Lam Research. "AI-Powered Etch Solutions for Advanced Semiconductor Manufacturing." 2023. Available at: https://www.lamresearch.com/innovation/ai-powered-etch-solutions/ (AI/ML의 식각 공정 활용 동향) ```
장비의 중국 수출을 전면 금지하는 법적 근거 마련에 착수했다. 이 법안은 기존에 극자외선(EUV) 장비에만 적용되던 대중 수출 통제를 한 단계 낮은 DUV 영역까지 확장하는 것이 핵심이다. 발의에 참여한 한 공화당 의원은 “중국은 EUV를 못 쓰는 조건에서도 7나노(nm) 양산에 성공했다. DUV를 막지 않으면 제재의 실효성이 사라진다”고 밝혔다.

규제 대상 장비는 네덜란드 ASML의 이머전 DUV 리소그래피(NXT:2000i 이상)와 일본 도쿄 일렉트론의 식각·세정 장비가 포함된다. 규제 대상 기업은 SMIC(중신궈지), 화웨이(Huawei), 화홍(Hua Hong), CXMT(창신메모리), YMTC(양쯔메모리) 등 5개사로 명시됐다. 이들 기업은 현재 중국 반도체 생산능력의 약 80%를 차지한다. SMIC는 2025년 기준 전 세계 파운드리 파운드리
파운드리는 현대 첨단 기술의 근간을 이루는 반도체 산업에서 없어서는 안 될 핵심적인 역할을 수행하는 분야이다. 반도체 설계 전문 기업의 아이디어를 실제 칩으로 구현해내는 파운드리는 기술 혁신과 산업 생태계 발전에 지대한 영향을 미치고 있다. 이 글에서는 파운드리의 기본 개념부터 역사, 핵심 기술, 응용 분야, 현재 시장 동향 및 미래 전망에 이르기까지 심층적으로 다룬다. 목차 1. 파운드리란 무엇인가? 2. 파운드리의 역사와 발전 과정 3. 파운드리 핵심 기술 및 공정 원리 4. 주요 응용 분야 및 활용 사례 5. 현재 파운드리 시장 동향 6. 파운드리 산업의 미래 전망 1. 파운드리란 무엇인가? 파운드리(Foundry)는 반도체 산업에서 외부 업체가 설계한 반도체 제품을 위탁받아 생산, 공급하는 '반도체 위탁 생산' 전문 기업 또는 공장을 의미한다. 본래 금속을 녹여 주물을 만드는 주조 공장에서 유래한 용어로, 반도체 산업에서는 설계 도면을 받아 칩을 제조하는 역할을 담당한다. 파운드리의 기본 개념 파운드리는 반도체 설계 전문 회사인 팹리스(Fabless)로부터 설계 도면을 받아 반도체 칩을 생산하는 역할을 담당한다. 이는 막대한 비용이 드는 반도체 제조 설비 투자 부담을 줄이고 설계에 집중할 수 있게 하는 분업화된 생산 시스템이다. 반도체 제조는 나노미터(nm) 단위의 초미세 공정이 필요하며, 먼지와 온도 등으로부터 제품을 보호하기 위한 고도의 청정 환경과 막대한 자본 투자가 필수적이다. 따라서 팹리스 기업들은 이러한 제조 설비 없이 혁신적인 반도체 설계에만 집중하고, 파운드리가 그 설계를 바탕으로 실제 칩을 생산하는 것이다. 팹리스(Fabless) 및 IDM과의 관계 반도체 산업은 크게 세 가지 형태로 나뉜다. 첫째, 팹리스(Fabless)는 반도체 설계만을 전문으로 하며, 자체 생산 시설(fab)을 보유하지 않는다. 둘째, 파운드리는 팹리스로부터 설계를 위탁받아 반도체를 생산하는 전문 제조 기업이다. 셋째, 종합반도체업체(IDM, Integrated Device Manufacturer)는 반도체 설계부터 생산, 판매까지 모든 과정을 자체적으로 수행한다. 과거에는 IDM 중심의 산업 구조였으나, 반도체 종류가 다양해지고 제조 비용이 기하급수적으로 증가하면서 팹리스와 파운드리로의 분업이 빠르게 진행되었다. 이러한 분업화는 각 기업이 핵심 역량에 집중하여 효율성을 극대화하고, 전체 반도체 산업의 혁신을 가속화하는 데 기여했다. 2. 파운드리의 역사와 발전 과정 파운드리 모델은 반도체 산업의 성장과 함께 필연적으로 등장하며 발전해왔다. 반도체 기술의 복잡성 증가와 제조 비용 상승이 분업화의 주요 동력이 되었다. 초기 반도체 산업과 파운드리 모델의 등장 1980년대 마이크로프로세서 수요가 폭발적으로 증가하면서, 자체 생산 시설이 없는 반도체 설계 업체들을 위해 위탁 생산의 필요성이 인지되기 시작했다. 초기에는 종합반도체사(IDM)의 과잉 설비를 활용하는 방식으로 위탁 생산이 이루어졌으나, 이는 안정적인 생산 수요를 감당하기 어려웠다. 이러한 배경 속에서 설계와 제조를 분리하여 생산만을 전문으로 하는 파운드리 업체의 등장이 요구되었다. 이는 반도체 산업의 막대한 설비 투자 비용과 기술 개발 비용을 고려할 때, 효율적인 자원 배분과 혁신을 위한 필수적인 변화였다. 주요 기업의 성장과 산업 분업화 1981년 서던 캘리포니아 대학교 정보과학부에서 MOSIS(metal-oxide-semiconductor implementation service)와 같은 멀티프로젝트 웨이퍼 주문 시스템이 시작되면서, 여러 설계 업체의 소량 주문을 한 웨이퍼에 통합 생산하는 방식이 가능해졌다. 이러한 시스템은 팹리스 회사들이 반도체 생산에 대한 부담 없이 설계에 집중할 수 있는 기반을 제공했다. 이 시기를 배경으로 대만의 TSMC(Taiwan Semiconductor Manufacturing Company)와 같은 전문 파운드리 기업이 성장하며 팹리스 산업의 발전을 촉진했다. 이후 삼성전자, 인텔과 같은 기존 IDM 업체들도 파운드리 사업 부문을 강화하거나 분리하는 움직임을 보이며 산업 분업화가 가속화되었다. 이처럼 파운드리의 등장은 반도체 산업의 생태계를 재편하고, 기술 혁신의 속도를 높이는 중요한 전환점이 되었다. 3. 파운드리 핵심 기술 및 공정 원리 파운드리는 고성능 반도체 칩을 생산하기 위한 첨단 기술과 복잡하고 정밀한 공정을 수행한다. 반도체 제조 공정 개요 파운드리는 웨이퍼 생산부터 시작하여 반도체 장치의 전체 조립 및 테스트에 이르는 다양한 제조 서비스를 제공한다. 반도체 제조 공정은 크게 웨이퍼 제조, 전공정(Front-end-of-Line, FEOL), 후공정(Back-end-of-Line, BEOL) 및 패키징으로 나뉜다. 전공정은 실리콘 웨이퍼 위에 반도체 소자를 형성하는 과정으로, 산화, 포토(노광), 식각, 증착, 이온 주입, 금속 배선 등의 복잡한 물리·화학 공정으로 이루어진다. 이 과정에서 마스크에 담긴 회로 패턴을 빛을 이용해 웨이퍼에 그리는 포토 공정이 핵심적인 역할을 한다. 후공정에서는 전공정에서 완성된 반도체 소자를 테스트하고 패키징하는 과정을 거쳐 최종 제품을 만든다. 이러한 공정들은 고도의 정밀성과 청정 환경을 요구하며, 최신 반도체 소자의 경우 제조에 최대 15주가 소요될 수 있다. 미세 공정 기술 (예: FinFET, GAA) 파운드리 경쟁력의 핵심은 7나노(nm), 5나노, 3나노와 같은 초미세 공정 기술이다. 나노미터는 반도체 회로 선폭의 최소 단위를 의미하며, 이 숫자가 작을수록 더 많은 트랜지스터를 집적하여 칩의 성능을 향상시키고 전력 효율성을 개선하며 소형화를 가능하게 한다. 초기 평면 구조의 트랜지스터는 미세화가 진행될수록 누설 전류 문제에 직면했다. 이를 극복하기 위해 등장한 기술이 핀펫(FinFET, Fin Field-Effect Transistor)이다. 핀펫은 트랜지스터의 게이트가 채널을 3면에서 감싸는 지느러미(Fin) 형태의 구조를 가져, 전류 제어 능력을 향상시키고 누설 전류를 줄이는 데 효과적이다. 현재 3나노 이하의 초미세 공정에서는 게이트-올-어라운드(GAA, Gate-All-Around) 기술이 주목받고 있다. GAA는 게이트가 채널을 4면에서 완전히 감싸는 구조로, 핀펫보다 더 정교하게 전류를 제어하고 전력 효율을 극대화할 수 있다. 삼성 파운드리는 기존 FinFET 기술의 한계를 넘어 GAA 기술을 3나노 공정에 세계 최초로 적용하며 기술 리더십을 확보하려 노력하고 있다. 이러한 미세 공정 기술의 발전은 칩의 성능 향상, 전력 효율성 개선, 소형화를 가능하게 하여 고성능 반도체 수요를 충족시키는 핵심 동력이 되고 있다. 4. 주요 응용 분야 및 활용 사례 파운드리는 현대 사회의 다양한 첨단 기술 분야에 필수적인 역할을 수행하며, 그 중요성이 더욱 증대되고 있다. 다양한 산업 분야에서의 역할 파운드리에서 생산되는 반도체는 인공지능(AI), 사물인터넷(IoT), 빅데이터, 5G 통신, 자율주행, 첨단 무기체계, 우주·항공 장비 등 광범위한 분야에 필수적으로 사용된다. 특히 AI 반도체 수요가 급증하면서 파운드리의 중요성은 더욱 커지고 있다. AI 반도체는 대규모 데이터 처리와 복잡한 연산을 효율적으로 수행해야 하므로, 초미세 공정 기술을 통해 생산되는 고성능 칩이 필수적이다. 또한 자율주행차의 경우, 센서 인식, 실시간 AI 연산, 물리적 제어가 동시에 요구되어 차량용 반도체가 핵심적인 역할을 하며, 이는 로봇, 산업 자동화 시스템 등 피지컬 AI(Physical AI) 시장으로 확장될 수 있는 기반을 제공한다. 주요 고객 및 제품군 글로벌 파운드리 시장의 선두 주자인 TSMC는 애플, 퀄컴, AMD, 엔비디아, 브로드컴 등 글로벌 팹리스 기업들의 반도체를 위탁 생산하며 시장의 절대 강자로 자리매김했다. 특히 애플은 TSMC 전체 매출의 상당 부분을 차지하는 주요 고객이며, 최근에는 엔비디아가 AI 칩 수요 증가에 힘입어 TSMC의 최대 고객이 될 것이라는 전망도 나오고 있다. 삼성 파운드리 또한 AI 및 고성능 컴퓨팅(HPC)용 칩 수주를 확대하고 있으며, 2028년까지 HPC 매출 비중을 32%로 늘릴 계획이다. 자동차 분야에서는 ADAS(첨단 운전자 보조 시스템) 애플리케이션에 필요한 고성능 칩 제조에 기여하고 있다. 일례로 삼성전자는 첨단 5나노 파운드리 공정으로 암바렐라의 자율주행 차량용 반도체 'CV3-AD685'를 생산하며, AI 성능을 전작 대비 20배 이상 향상시켰다. 이러한 고성능 차량용 반도체는 자율주행 차량의 두뇌 역할을 수행한다. 5. 현재 파운드리 시장 동향 글로벌 파운드리 시장은 소수의 대형 기업들이 주도하며 치열한 경쟁을 벌이고 있다. 글로벌 시장 점유율 및 주요 기업 2025년 2분기 기준, 순수 파운드리 시장에서 TSMC가 70.2%에서 71%에 달하는 압도적인 점유율로 1위를 차지하고 있다. 2위는 삼성전자로 7.3%에서 8%의 점유율을 기록했으며, TSMC와의 격차는 62.9%포인트까지 벌어졌다. 그 뒤를 UMC(4.4%~5%), 글로벌파운드리(3.9%~4%), SMIC(5.1%~5%) 등이 잇고 있다. 2025년 2분기 글로벌 10대 파운드리 기업의 합산 매출은 전 분기 대비 14.6% 증가한 417억 달러를 기록하며 사상 최고치를 경신했다. 이는 주요 스마트폰 고객사의 양산 주기 진입과 인공지능(AI) 칩, 노트북/PC, 서버 등 수요 증가에 기인한 것으로 분석된다. 국가별 경쟁 구도 및 전략 미국, 유럽, 한국, 중국 등 주요국은 반도체 제조 시설을 자국 내로 유치하기 위해 막대한 보조금을 제공하며 생산 능력 확보 경쟁에 나서고 있다. 이는 반도체가 기술 주도권과 안보를 좌우하는 핵심 산업으로 부상했기 때문이다. 예를 들어, 미국은 'CHIPS for America Act'와 같은 법안을 통해 자국 내 반도체 생산 시설 건설에 막대한 연방 예산을 지원하고 있다. 대만 TSMC는 미국 애리조나 캠퍼스에 기존 6개에서 최대 12개 공장 건설을 추진하고 있으며, 삼성전자 또한 미국 텍사스주 테일러시에 대규모 투자를 진행 중이다. 이러한 움직임은 미·중 기술 패권 경쟁 심화와 글로벌 공급망 재편 가속화의 일환으로 해석된다. AI 반도체 수요 증가와 시장 변화 생성형 AI 시대의 도래로 AI 반도체 수요가 급증하면서, 글로벌 파운드리 시장에 큰 변화를 가져오고 있다. AI 반도체 수요 확대와 중국 정부의 보조금 정책이 맞물려 2025년 2분기 순수 파운드리 시장 매출액은 전년 동기 대비 33% 증가했다. 특히 AI 칩 성능에 중요한 첨단 패키징 용량의 제약이 AI 반도체 부족 현상에 영향을 미치고 있다. 이러한 AI 반도체 수요 증가는 8인치 파운드리의 가격 인상 가능성까지 점쳐지게 한다. TSMC와 삼성전자가 8인치 웨이퍼 생산능력을 축소하는 가운데, AI 확산으로 전력 반도체(Power IC) 수요가 늘어나면서 8인치 팹 가동률이 견조하게 유지되고 있으며, 일부 파운드리 업체들은 5~20% 수준의 가격 인상을 검토 중이다. 6. 파운드리 산업의 미래 전망 파운드리 산업은 기술 혁신과 지정학적 변화 속에서 지속적인 발전을 이룰 것으로 예상된다. 초미세 공정 기술 발전 방향 현재 3나노를 넘어 GAA(Gate-All-Around) 기반의 2나노 공정 경쟁 시대로 진입하고 있다. TSMC와 인텔 등 주요 기업들은 2020년대 중반까지 2나노 생산 공정 계획을 가속화하고 있다. TSMC는 2나노 공정의 팹리스 고객사로 엔비디아, AMD, 애플, 퀄컴 등을 확보한 것으로 알려졌으며, AI용 칩과 모바일 제품용 프로세서가 생산될 예정이다. 성능 향상과 전력 효율 개선을 위한 차세대 트랜지스터 구조 개발 및 극자외선(EUV) 노광 기술 고도화가 핵심 과제로 떠오르고 있다. EUV는 5나노 이하 초미세 패터닝을 위한 필수 장비로, 반도체 미세화의 한계를 극복하는 데 결정적인 역할을 한다. 삼성전자 또한 2나노 공정의 수율 확보와 고객사 유치에 집중하며 TSMC와의 격차를 줄이기 위해 노력하고 있다. 지정학적 리스크와 공급망 다변화 미·중 패권 경쟁 심화와 지정학적 불확실성 증대로 인해 각국은 반도체 제조 시설의 자국 내 유치를 위한 정책을 전개하고 있다. 이는 탈중국 공급망 구축과 TSMC, 삼성전자 등 주요 파운드리 기업의 미국 공장 확대 등 공급망 다변화로 이어지고 있다. 미국은 대만산 수출품 관세를 인하하는 대신 TSMC의 미국 내 반도체 투자 확대를 유도하고 있으며, 이는 삼성전자에게 경쟁 환경 변화를 의미한다. 이러한 공급망 재편은 단기적으로 비용 증가와 효율성 저하를 야기할 수 있으나, 장기적으로는 특정 지역에 대한 의존도를 낮추고 안정적인 반도체 공급을 확보하는 데 기여할 것으로 전망된다. 신기술 및 신규 시장의 영향 AI, 사물인터넷(IoT), 빅데이터, 5G 등 첨단 기술의 발전은 고성능 반도체 수요를 지속적으로 증가시킬 것이며, 이는 파운드리 산업의 성장을 견인할 것이다. 특히 AI 반도체 수요 증가는 파운드리 시장 전체 매출을 끌어올리고 있으며, 첨단 공정의 높은 가동률을 유지하는 주요 동력이 되고 있다. 또한, AI 서버용 전력 반도체 주문 증가와 중국의 반도체 국산화 추진 전략이 맞물려 8인치 파운드리 시장의 가동률이 상승하고 가격 인상 가능성까지 제기되고 있다. 이처럼 신기술의 발전은 파운드리 산업에 새로운 기회와 도전을 동시에 제공하며, 지속적인 기술 혁신과 시장 변화에 대한 유연한 대응이 중요해질 것이다.   참고 문헌 TSMC 2분기 파운드리 점유율 70% 돌파…삼성전자와 격차 확대 - 연합뉴스 (2025-09-01) <시사금융용어> 파운드리 - 연합인포맥스 (2015-03-17) TSMC, 2025년 2분기 파운드리 시장 점유율 71%에 달해 (2025-10-13) 파운드리 - 나무위키 (2025-12-12) 파운드리 - 위키백과, 우리 모두의 백과사전 파운드리란? - 뜻 & 정의 - KB의 생각 파운드리 - 시사경제용어사전 반도체 제조의 핵심: 8대 주요 공정 요약 - Chem DB (2023-09-04) TSMC, 2분기 파운드리 시장 점유율 71%로 1위…2위는 삼성전자 - 매일경제 (2025-10-10) 2026년 TSMC 고객사 순위, 어떻게 바뀔까? - 브런치 (2025-09-24) 트렌드포스 "AI 수요에 8인치 파운드리 가격 5∼20%↑ 가능성" - 연합뉴스 (2026-01-13) 2분기 순수 파운드리 시장 매출 33% 증가…TSMC 점유율 71% - IT비즈뉴스 (2025-10-10) [반도체 이야기] #10 반도체의 제조 공정 – 웨이퍼로부터 칩까지 (2023-09-07) 반도체 공정 - 나무위키 (2025-12-26) 트렌드포스 "AI 수요에 8인치 파운드리 가격 5∼20% 인상 가능성" - 청년일보 (2026-01-13) TSMC 최대 고객 바뀌나…엔비디아, 애플 제칠 전망 - 디지털투데이 (DigitalToday) (2025-01-06) 삼성전자 2분기 파운드리 점유율 7.3%, TSMC와 격차 62.9%p로 벌어져 - 비즈니스포스트 (2025-09-01) 반도체 8대 공정, 10분만에 이해하기 - 브런치 (2021-05-16) TSMC, 상위 10개 고객사 매출 비중 68%…1등은 '큰 손' 애플 - 블로터 (2023-05-29) TSMC, 애리조나 공장 12개로 확대…삼성전자, 수익성 역전 기회 - PRESS9 (2026-01-07) 미중 반도체 패권 경쟁과 글로벌 공급망 재편 TSMC, 2분기 파운드리 시장 점유율 71%…AI 수요 독점 효과 - 데일리머니 (2025-10-10) TSMC, 2nm 양산 발표...삼성·인텔 고객사 확보 비상 - 디일렉(THE ELEC) (2025-12-31) TSMC, 美 공장 5곳 추가 증설에…삼성전자도 예의주시 - 한국경제 (2026-01-12) TSMC·삼성 감산에 가격 인상 8인치 웨이퍼로 옮겨붙어 - 조세일보 (2026-01-15) 삼성 파운드리 5년내 AI·車 반도체 비중 50% - 한국경제 (2023-11-20) "TSMC 2위 고객사, 엔비디아 제치고 브로드컴 가능성" - 머니투데이 (2025-09-23) AI 수요에 몸값 오른다..."8인치 파운드리 가격 5∼20%↑ 가능성" - SBS Biz (2026-01-13) 삼성전자·TSMC 감산에 8인치 파운드리 위축…가격은 ↑ - PRESS9 (2026-01-13) 반도체 제조 - 위키백과, 우리 모두의 백과사전 삼성전자 2분기 파운드리 매출 9.2% 증가..점유율은 하락 - 포쓰저널 (2025-09-01) “삼성전자·TSMC, 파운드리 8인치 웨이퍼 생산량 축소… 가격 인상에 中 업체 수혜” - Daum (2026-01-13) TSMC, 美 공장 12개까지 늘린다…대만산 관세 20%→15% 인하 맞교환 [김경민의 적시타] (2026-01-13) "미·대만 관세협상 마무리 수순…TSMC 미국에 공장 5곳 추가" - 뉴시스 (2026-01-13) 미중 기술 패권 경쟁 심화, 글로벌 공급망 재편 가속화 전망 - 데일리연합 (2025-12-29) 삼성 파운드리 "HPC·자동차에 역량 집중…칩렛 대세될 것" - 디지털투데이 (DigitalToday) (2023-11-08) 中, 민간 희토류까지 통제 시사 … 日, 공급망 다변화에 사활 - 매일경제 (2026-01-07) 파운드리 2.0 시장에서 TSMC 1위 수성, 삼성은 6위… 재편되는 반도체 생태계 - 카운터포인트 (2025-09-26) '수요 폭증' TSMC, 시총 6위 등극…공급 병목에 삼성전자 '기회' - 뉴스1 (2026-01-05) 미국 반도체 투자 전쟁 가속… TSMC 증설에 삼성전자도 예의주시 - 천지일보 (2026-01-13) 미-중 반도체 기술패권경쟁과 Chip4 동맹 그리고 한국의 대응 전략 AI 시대, 반도체 패권 경쟁 '삼성·SK·TSMC·인텔 운명의 갈림길' - 조세일보 (2026-01-15) AI 반도체에 투자가 쏟아지는 이유 - ① 미래 먹거리 좌우하는 AI 반도체 - 해외경제정보드림 (2024-03-08) `중국, 금속 전략자산화…한국 제조업 핵심광물 리스크 확대` - 매일신문 (2026-01-13) TSMC 주가, 4월 이후 최대폭 급등…"AI칩 수요 강세" - 지디넷코리아 (2026-01-06) 전세계 '파운드리 2.0' 시장, 2025년 3분기 매출 전년 대비 17% 급증… TSMC·ASE 주도 속 850억 달러 기록 - 카운터포인트 (2025-12-23) 차량용 반도체 키운 삼성 파운드리…피지컬 AI 시장서 기회 찾을까 - 지디넷코리아 (2026-01-05) [IB토마토] 삼성전자 반도체 초격차 속도…자율주행차 반도체 수주 (2023-02-21)
시장 점유율 6%로 5위권을 유지하고 있으며, CXMT는 D램 시장에서 약 5% 점유율을 확보한 상태다.

법안의 또 다른 특징은 ‘동맹국 동일 규제’ 조항이다. 미국은 자국 기업인 어플라이드 머티리얼즈(Applied Materials)·램리서치(Lam Research)뿐 아니라 네덜란드·일본 기업에도 동일한 수출 통제를 적용하도록 동맹국 정부에 요구할 예정이다. 한 하원 보좌관은 “ASML 한 곳만 제재해도 전 세계 DUV 공급의 65%가 막힌다”고 설명했다. 실제로 2025년 ASML의 중국 매출 비중은 전체 매출 283억 달러(약 41조 330억 원) 중 약 36%, 금액으로 약 102억 달러(약 14조 7,900억 원)에 달했다. 규제가 현실화되면 ASML은 연간 100억 달러 수준의 매출 공백을 감내해야 한다.

이번 조치의 배경에는 AI 분야에서 미국의 기술 우위를 지키려는 전략이 깔려 있다. 법안 발의에 참여한 민주당 측 의원은 “중국의 AI 반도체 자립은 결국 고성능 로직·HBM HBM
목차 1. HBM 개념 정의 2. HBM의 역사 및 발전 과정 3. HBM의 핵심 기술 및 원리 4. 주요 규격 및 성능: 세대별 진화 5. 주요 활용 사례 및 응용 분야 6. HBM 시장의 현재 동향 및 전망 7. HBM의 미래 전망 참고 문헌 1. HBM(High Bandwidth Memory) 개념 정의 HBM(High Bandwidth Memory)은 이름 그대로 '고대역폭 메모리'를 의미하며, 여러 개의 D램(DRAM) 칩을 수직으로 쌓아 올려 데이터 전송 대역폭을 획기적으로 확장한 차세대 고성능 메모리 반도체이다. 기존의 평면적인 D램 구조와 달리, 칩들을 3차원적으로 적층함으로써 데이터가 이동하는 경로를 단축하고 병렬 처리 능력을 극대화한다. 이는 인공지능(AI), 고성능 컴퓨팅(HPC) 등에서 발생하는 '데이터 병목 현상(Data Bottleneck)'을 해결하는 핵심 열쇠이다. 2. HBM의 역사 및 발전 과정 2010년대 초반, GPU의 병렬 연산 속도를 메모리 대역폭이 따라가지 못하는 문제가 심화되면서 AMD와 SK하이닉스가 협력하여 2013년 최초 개발하였다. HBM1 (2015년): 최초 상용화, GDDR5 대비 높은 대역폭 제공. HBM2 (2016년): 대역폭 및 용량 2배 확장, AI 가속기 활용 시작. HBM2E (2018년): 성능 향상 버전, AI 훈련/추론 성능 개선. HBM3 (2022년): 현 시장의 주력 제품, 압도적 대역폭 제공. HBM3E (2024년): 확장 버전, 엔비디아 최신 GPU 탑재 예정. HBM4 (예정): 2026년 이후 상용화 목표, 2048비트 인터페이스 채택 예정. 3. HBM의 핵심 기술 및 원리 3.1. 3D 스태킹 및 TSV 기술 HBM은 여러 개의 D램 다이(Die)를 수직으로 적층하는 3D 스태킹 방식을 사용한다. 이때 핵심은 TSV(Through-Silicon Via, 실리콘 관통 전극) 기술이다. TSV는 칩 내부를 수직으로 관통하여 데이터 전송 거리를 최소화하며, 기존 와이어 본딩 방식보다 에너지 효율이 높고 훨씬 많은 데이터 채널을 확보할 수 있게 해준다. 3.2. 인터포저 및 넓은 데이터 버스 HBM 스택은 '인터포저(Interposer)'라는 중간 기판을 통해 프로세서(GPU/CPU)와 연결된다. 이를 통해 매우 넓은 데이터 버스(HBM3 기준 1024비트)를 형성하여 방대한 데이터를 병렬로 전송한다. 3.3. HBM의 장점과 단점 장점: 월등히 높은 대역폭, 낮은 전력 소비, 작은 물리적 크기, 낮은 지연 시간. 단점: 높은 제조 비용, 복잡한 공정 및 낮은 수율, 열 관리의 어려움. 4. 주요 규격 및 성능: 세대별 진화 HBM은 세대를 거듭하며 비약적으로 발전하고 있다. 특히 HBM3E는 스택당 최대 1.2TB/s 이상의 대역폭을 제공하며, HBM4는 인터페이스 폭을 2048비트로 두 배 확장할 계획이다. 또한, 메모리 내 연산 기능을 통합한 HBM-PIM(Processing-in-Memory) 기술을 통해 AI 추론 효율성을 극대화하려는 시도가 이어지고 있다. 5. 주요 활용 사례 및 응용 분야 AI 및 머신러닝: LLM(거대언어모델) 학습 및 추론, 생성형 AI 서비스. HPC(고성능 컴퓨팅): 기후 모델링, 신약 개발, 유체 역학 시뮬레이션. GPU 및 게임: 4K 이상 고해상도 그래픽 처리 및 VR. 자율주행차: ADAS 센서 데이터 실시간 분석 및 인지 알고리즘 실행. 6. HBM 시장의 현재 동향 및 전망 시장조사업체 옴디아에 따르면 HBM 시장 규모는 2024년 약 89억 달러로 전년 대비 두 배 이상 성장할 전망이다. SK하이닉스: HBM3/3E 시장 선두, 엔비디아 공급 주도. 삼성전자: 12단 HBM3E 개발 성공 등 공격적 기술 투자. 마이크론: 엔비디아 H200용 HBM3E 공급 등 시장 점유율 확대 중. 7. HBM의 미래 전망 HBM은 단순한 메모리를 넘어 고객 맞춤형 로직 다이를 적용하는 방향으로 진화할 것이다. 또한 저전력 설계 기술 고도화와 낸드 기반의 HBF(High Bandwidth Flash) 같은 새로운 솔루션의 등장도 기대된다. HBM은 데이터 중심 시대의 혁신을 가속화하는 핵심 인프라로 자리 잡을 것이다. 참고 문헌 SK하이닉스 뉴스룸. "HBM, AI 시대의 핵심 메모리." 삼성전자 뉴스룸. "HBM: 인공지능 시대의 필수 메모리." JEDEC. "HBM Standard Publication." SK하이닉스 뉴스룸. "HBM의 진화는 계속된다!" Micron Technology. "HBM Technology Overview." Samsung Semiconductor. "HBM-PIM for AI." NVIDIA. "NVIDIA H100 Tensor Core GPU." TrendForce. "HBM Market Outlook 2023-2028."  
생산능력에 달려 있고, 그 병목이 바로 DUV”라고 지적했다. 실제로 SMIC가 화웨이 어센드(Ascend) 910B AI 칩을 양산할 수 있었던 것도 ASML DUV 장비 덕분이었다. 미국 반도체산업협회(SIA)는 “규제 확대는 단기적으로 미국 장비사에 매출 손실을 주지만, 장기적으로 AI 기술 격차를 유지하는 대가”라는 성명을 냈다.

한국 반도체 업계도 이번 법안을 예의주시하고 있다. 삼성전자(Samsung Electronics)와 SK하이닉스(SK hynix)는 중국 시안(Xi’an)·우시(Wuxi) 등지에 대규모 메모리 생산 거점을 두고 있어, DUV 장비 반입이 막히면 중국 내 공정 전환 자체가 불가능해진다. 양사는 2024년 미 상무부로부터 무기한 검증 최종 사용자(VEU) 지위를 받았지만, 신규 법안이 통과되면 이 예외 조항이 흔들릴 수 있다. 업계 관계자는 “한국 기업이 중국 팹(fab)에서 3나노 이하로 넘어가는 것은 사실상 불가능해질 것”이라고 우려했다. 4월 하순 예정된 법안 소위 심사가 한국 반도체 산업의 향후 10년을 좌우할 첫 분수령이 될 전망이다.