- 화웨이, ‘로직폴딩(LogicFolding)’ 기술로 2031년 1.4nm 칩 목표 제시
- TSMC 1.4nm 양산 2028년 예정, 기존 5년 격차를 3년으로 단축 전망
- EUV 장비 없이 성능 향상 가능하다는 ‘타우 스케일링 법칙’ 독자 이론 제시
화웨이(Huawei)가 TSMC와의 반도체 기술 격차를 기존 약 5년에서 3년으로 줄이겠다고 선언했다. 핵심은 화웨이가 독자 개발한 ‘로직폴딩(LogicFolding)’ 기술이다. 화웨이 반도체 사업 총괄 허팅보(何庭波, He Tingbo)는 “로직폴딩을 통해 2031년까지 1.4nm급 칩을 실현하겠다”고 밝혔다. TSMC가 1.4nm 양산을 2028년에 시작할 계획인 점을 감안하면, 기존 5년이던 기술 격차가 3년으로 좁혀지는 셈이다. 이번 발표는 미국의 첨단 장비 수출 통제 속에서 중국 반도체 자립의 새로운 돌파구가 될 수 있다는 점에서 업계의 주목을 받고 있다.
‘타우 스케일링 법칙’: 무어의 법칙에 대한 도전
화웨이가 로직폴딩의 이론적 근거로 제시한 것은 ‘타우 스케일링 법칙(Tau Scaling Law)’이다. 이는 반도체 업계에서 반세기 이상 지배해온 무어의 법칙(Moore’s Law)에 대한 정면 도전이다. 핵심 논지는 τ(타우) 값을 줄이면 트랜지스터를 물리적으로 축소하지 않고도 동등한 성능 향상을 달성할 수 있다는 것이다. 허팅보는 “무어의 법칙은 물리적 미세화에 의존하지만, 타우 스케일링은 회로 설계의 논리적 최적화에 집중한다”고 설명했다. 이 이론이 사실이라면 ASML의 극자외선(EUV) 노광 장비 없이도 5nm 이하 급 성능을 구현할 수 있다는 의미다.
현재 5nm 이하 첨단 반도체를 양산하려면 ASML의 EUV 노광 장비가 필수라는 것이 업계 상식이다. EUV 장비 한 대 가격은 약 3억 8,000만 달러(약 5,510억 원)에 달하며, 미국 정부의 수출 통제로 중국 기업들은 이 장비를 구입할 수 없다. 화웨이와 파트너 SMIC(중심국제집적회로제조)는 현재 DUV(심자외선) 장비만으로 7nm 수준의 칩을 생산하고 있다. 로직폴딩이 성공한다면 EUV 의존도를 완전히 우회하는 첫 사례가 된다. 다만 독립 검증이 이뤄지지 않은 상태에서 회의적 시각도 적지 않다. 반도체 분석기관 테크인사이츠(TechInsights)의 댄 허친슨(Dan Hutcheson)은 “혁신적 주장이지만, 실리콘에서 증명되기 전까지는 이론에 불과하다”고 평가했다.
2026년 가을, 기린 칩에 최초 적용
화웨이는 로직폴딩 아키텍처를 처음 적용할 제품으로 2026년 가을 출시 예정인 차세대 기린(Kirin) 프로세서를 지목했다. 기린 칩은 화웨이의 스마트폰 메이트(Mate)·P 시리즈의 핵심 부품이다. 2023년 기린 9000S가 SMIC의 7nm 공정으로 양산되며 업계를 놀라게 한 전례가 있다. 당시 미국 상무부는 화웨이가 제재를 우회해 첨단 칩을 생산했다며 추가 조사에 착수했다. 화웨이 스마트폰의 2025년 글로벌 출하량은 약 5,000만 대로, 중국 시장 점유율 약 16%를 기록하고 있다.
화웨이의 제조 파트너는 중국 최대 파운드리 SMIC이다. SMIC의 2025년 매출은 약 82억 달러(약 11조 8,900억 원)로, TSMC(약 870억 달러)의 10분의 1 수준이다. 그러나 중국 정부의 대규모 보조금과 세제 혜택에 힘입어 SMIC는 생산 능력을 빠르게 확장하고 있다. 중국 반도체 대기금(Big Fund) 3기는 총 3,440억 위안(약 68조 원) 규모로 2024년 조성됐다. 화웨이-SMIC 조합이 로직폴딩을 실제 양산에 성공시킬 수 있을지가 중국 반도체 자립의 핵심 시험대가 될 전망이다.
화웨이의 기술 도전이 현실화되면 글로벌 반도체 판도에 상당한 변화가 예상된다. 삼성전자와 SK하이닉스는 메모리 분야에서 중국과 경쟁하고 있으며, 삼성 파운드리는 첨단 공정에서 TSMC를 추격하고 있다. 화웨이가 EUV 없이 첨단 성능을 구현하는 대안 경로를 확보한다면, 기존 장비 의존적 로드맵을 따르는 한국 기업들에게도 전략 수정 압력이 가해질 수 있다. 업계 관계자는 “로직폴딩의 실현 가능성을 면밀히 모니터링해야 한다”며 “설계 혁신과 공정 기술의 병행 투자가 중요하다”고 강조했다.
| 구분 | 내용 |
|---|---|
| 발표자 | 허팅보(He Tingbo) 화웨이 반도체 사업 총괄 |
| 핵심 기술 | 로직폴딩(LogicFolding) |
| 이론적 근거 | 타우 스케일링 법칙(Tau Scaling Law) |
| 목표 | 2031년 1.4nm급 칩 실현 |
| TSMC 1.4nm 일정 | 2028년 양산 예정 |
| 격차 변화 | 약 5년 → 약 3년 |
| 첫 적용 제품 | 2026년 가을 차세대 기린(Kirin) 프로세서 |
| 제조 파트너 | SMIC |
© 2026 TechMore. All rights reserved. 무단 전재 및 재배포 금지.
기사 제보
제보하실 내용이 있으시면 techmore.main@gmail.com으로 연락주세요.


