주문형 반도체

개념과 분류: ASIC·ASSP·SoC의 관계

ASIC는 “특정 용도에 맞게 맞춤 설계된 집적회로”라는 점이 핵심이다. 예를 들어, 기계학습 연산(행렬·벡터 연산), 비디오 인코딩·디코딩, 통신 프로토콜 처리, 저장장치 컨트롤러 등 목표 기능이 상대적으로 명확한 영역에서 ASIC의 설계 이점이 커진다.

• ASIC: 단일 고객 또는 단일 제품·서비스 요구에 맞춰 기능과 성능 목표를 구체화하여 설계하는 맞춤형 IC.
• ASSP(Application-Specific Standard Product): 특정 응용 분야를 겨냥하지만 다수 고객에게 범용 판매되는 “응용 특화 표준 제품”.
• SoC(System-on-Chip): CPU 코어, 메모리, I/O, 가속기 등을 단일 다이에 통합한 형태로, SoC 자체가 특정 목적에 맞춰 구성되면 ASIC의 한 유형으로 간주되기도 한다.

실무에서는 “특정 기능을 하드웨어로 고정해 효율을 극대화한다”는 관점에서, 데이터센터용 AI 가속기, 스마트폰의 미디어 엔진, 네트워크 장비의 패킷 처리 엔진 등이 모두 주문형 반도체의 범주에서 논의된다.

설계 및 제조 프로세스와 비용 구조(NRE)

ASIC 개발은 소프트웨어 개발과 달리, 테이프아웃(tape-out) 이후 제조된 실리콘은 즉시 수정이 어렵다. 따라서 기능 검증과 물리 설계, 제조 준비 단계에서의 반복(Iteration) 관리가 비용과 일정의 핵심 변수가 된다.

일반적 개발 흐름

1. 요구사항 정의: 처리 대상 워크로드, 지연시간·처리량 목표, 전력·열 설계 한계, 메모리 대역폭과 I/O 요구를 명확화.
2. 아키텍처 설계: 연산 유닛 구성, 데이터플로우, 온칩 메모리/캐시, 인터커넥트, 전력 관리 도메인 설계.
3. RTL 설계 및 검증: HDL 기반 기능 구현과 시뮬레이션·형식 검증·에뮬레이션 등 다층 검증.
4. 합성·배치·배선: 표준 셀 기반의 물리 설계로 타이밍·전력·면적(PPA) 최적화.
5. DFT/테스트: 제조 테스트를 위한 스캔 체인, BIST 등 테스트 구조 포함.
6. 테이프아웃 및 제조: 포토마스크 제작, 웨이퍼 제조, 패키징, 수율 램프업.

비용 구조와 NRE(Non-Recurring Engineering)

ASIC 비용은 크게 초기 고정비(비반복 비용, NRE)와 양산 단가(반복 비용)로 구분된다. NRE에는 설계 인력, EDA 툴 라이선스, IP 사용료, 검증 인프라뿐 아니라 공정 노드가 미세화될수록 증가하는 마스크 셋(mask set) 등의 제조 준비 비용이 포함된다. 일반적으로 생산량이 충분히 커져 NRE를 제품 수량으로 분산(상각)할 수 있을 때 ASIC이 단가 경쟁력에서 우위를 확보한다.

또한 테이프아웃 이후 결함이 발견되면 리스핀에 따른 추가 NRE와 출시 지연이 발생할 수 있으므로, 검증 커버리지와 설계 여유(마진) 확보가 사업 리스크 관리의 핵심이다.

장점과 한계: 성능·전력·비용의 트레이드오프

주요 장점

• 전력 효율: 불필요한 범용 기능을 제거하고 목표 연산에 맞춘 데이터 경로와 메모리 계층을 설계해 와트당 성능을 개선한다.
• 예측 가능한 성능: 특정 워크로드를 기준으로 지연시간과 처리량을 규격화하기 용이하다.
• 대량 생산 시 단가 절감: 충분한 물량이 확보되면 NRE를 분산하여 제품당 비용을 낮출 수 있다.
• 시스템 최적화: 하드웨어와 소프트웨어(컴파일러·런타임·모델 최적화)를 공동 설계(Co-design)하면 전체 시스템 효율을 극대화할 수 있다.

주요 한계

• 초기 비용과 개발 기간: 설계·검증·마스크 제작 등 초기 고정비가 크고, 일정이 길어질 가능성이 높다.
• 유연성 부족: 워크로드가 빠르게 변하거나 표준이 바뀌면 하드웨어가 뒤처질 수 있다.
• 리스핀 리스크: 제작 후 결함 발견 시 비용과 시간이 크게 증가한다.

CPU·GPU·FPGA와의 비교 관점

CPU는 범용 제어와 다양한 소프트웨어 실행에 강점이 있고, GPU는 대규모 병렬 연산을 범용적으로 제공한다. FPGA는 하드웨어를 재구성할 수 있어 유연성이 높지만, 동일 작업에서 ASIC 수준의 전력·면적 효율을 얻기 어렵고 설계 난이도가 높을 수 있다. ASIC은 “목표가 분명하고 규모가 큰” 작업에서 PPA를 극대화하는 선택지로 활용된다.

핵심 적용 분야: 데이터센터·AI·미디어·블록체인

데이터센터 인프라

대규모 데이터센터에서는 전력과 냉각 비용이 총소유비용(TCO)의 핵심 요인이 된다. 따라서 스토리지 컨트롤러, 네트워크 오프로딩, 보안(암호화) 처리 등 반복적이고 규격화된 작업을 ASIC으로 오프로드하여 서버 CPU 자원을 절약하고, 시스템 전체 효율을 높이는 접근이 확산되어 왔다.

인공지능(AI) 가속기

AI 워크로드는 행렬·벡터 기반 연산과 메모리 대역폭 요구가 크다. 이 특성에 맞춰 연산 유닛(예: 텐서 연산), 온칩 메모리, 인터커넥트, 소프트웨어 스택을 함께 최적화한 AI 전용 ASIC이 등장했다. 대표적으로 클라우드 사업자는 자체 가속기를 통해 비용 구조를 통제하고, 자사 서비스에 맞춘 성능·효율 목표를 설정할 수 있다.

미디어 처리(비디오 코덱·트랜스코딩)

비디오 인코딩·디코딩과 같은 미디어 파이프라인은 표준화된 알고리즘과 대량 처리 수요가 결합되는 영역이다. 따라서 전용 하드웨어 엔진(가속기)을 통해 대규모 트랜스코딩에서 처리량과 전력 효율을 개선하는 설계가 널리 사용된다.

블록체인 연산(채굴)

특정 해시 알고리즘을 반복 수행하는 작업은 목표 연산이 고정되어 있어 ASIC 최적화의 전형적인 사례로 거론된다. 예를 들어 비트코인 채굴은 SHA-256 기반 해시 연산을 대량 수행하며, 이 목적에 특화된 ASIC 장비가 전력 효율과 해시 처리량 측면에서 범용 하드웨어 대비 우위를 가진 것으로 알려져 있다. 다만 알고리즘·경제성 변화에 따라 하드웨어 자산 가치가 크게 변동할 수 있어 사업 리스크가 존재한다.

시장 동향: 빅테크의 자체 AI ASIC과 생태계 변화

최근 AI 수요 급증과 GPU 공급 제약, 비용 압박은 클라우드 및 대형 플랫폼 기업의 “자체 가속기 개발”을 가속했다. 자체 ASIC은 단순히 연산 칩 하나의 개발에 그치지 않고, 컴파일러·런타임·모델 최적화, 네트워킹, 서버 설계까지 아우르는 시스템 차원의 전략으로 전개되는 경우가 많다.

대표적 사례(개념적 분류)

• 클라우드 TPU 계열: 머신러닝 학습·추론에 최적화된 가속기로 제공되며, 클라우드 서비스와 긴밀히 결합된다.
• 클라우드 사업자의 학습/추론 전용 칩: 학습(Training)과 추론(Inference)의 성격 차이를 반영해 제품군을 분리하거나, 가격 대비 성능을 강조하는 형태가 나타난다.
• 플랫폼 기업의 내부 워크로드용 가속기: 추천 시스템, 피드 랭킹 등 특정 대규모 내부 워크로드를 목표로 설계하여 데이터센터 효율을 개선하는 접근이 보고된다.

산업 구조적 함의

• 가속기 다변화: 단일 GPU 생태계 의존도를 낮추고, 워크로드별 최적 장비를 혼용하는 방향이 강화될 수 있다.
• 소프트웨어 스택의 중요성 확대: 하드웨어 성능만으로는 효율을 실현하기 어렵고, 컴파일러·커널·프레임워크 통합이 경쟁력의 일부가 된다.
• 파운드리·패키징·메모리 연계: 고대역폭 메모리와 고급 패키징, 인터커넥트 기술이 가속기 성능의 병목을 좌우할 수 있어 공급망 협력이 중요해진다.

자주 묻는 질문(FAQ)

• ASIC은 항상 GPU보다 빠른가?

특정 작업에 한정하면 ASIC이 높은 효율을 달성할 수 있으나, 워크로드가 변동하거나 범용성이 필요하면 GPU가 더 유리할 수 있다. 성능 비교는 작업 특성, 메모리, 소프트웨어 최적화 수준에 따라 달라진다.

• 왜 기업들이 자체 AI ASIC을 개발하는가?

대규모 AI 인프라에서 전력·장비 비용이 커지면서, 특정 워크로드에 최적화된 칩을 통해 비용 구조를 통제하고 서비스 성능을 차별화하려는 목적이 크다.

• ASIC 개발의 가장 큰 리스크는 무엇인가?

초기 NRE와 일정 지연, 그리고 제작 후 결함 발견 시 리스핀 비용이 대표적이다. 또한 워크로드 변화로 인한 제품의 조기 노후화 위험도 존재한다.

관련 문서

• CPU(중앙처리장치)
• GPU(그래픽처리장치)와 범용 병렬 연산
• FPGA(Field-Programmable Gate Array)와 재구성 가능 하드웨어
• SoC(System-on-Chip)와 IP 코어
• EDA(Electronic Design Automation)와 반도체 설계 흐름
• NRE(Non-Recurring Engineering) 비용과 마스크 셋
• 데이터센터 AI 인프라와 가속기 생태계
• 비디오 트랜스코딩 하드웨어 가속
• 블록체인 채굴 하드웨어(ASIC 채굴기)

출처

• https://cloud.google.com/tpu
• https://docs.cloud.google.com/tpu/docs/intro-to-tpu
• https://cloud.google.com/blog/products/ai-machine-learning/google-supercharges-machine-learning-tasks-with-custom-chip
• https://cloud.google.com/blog/products/compute/inside-the-ironwood-tpu-codesigned-ai-stack
• https://aws.amazon.com/ai/machine-learning/inferentia/
• https://aws.amazon.com/ai/machine-learning/trainium/
• https://aws.amazon.com/silicon-innovation/
• https://azure.microsoft.com/en-us/blog/azure-maia-for-the-era-of-ai-from-silicon-to-software-to-systems/
• https://azure.microsoft.com/en-us/blog/new-infrastructure-for-the-era-of-ai-emerging-technology-and-trends-in-2024/
• https://ai.meta.com/blog/meta-training-inference-accelerator-AI-MTIA/
• https://ai.meta.com/blog/next-generation-meta-training-inference-accelerator-AI-MTIA/
• https://www.supermicro.com/en/glossary/asic
• https://en.wikipedia.org/wiki/Application-specific_integrated_circuit
• https://www.semiconductors.org/wp-content/uploads/2018/09/Design.pdf
• https://vlsicad.ucsd.edu/Publications/Columns/column3.pdf
• https://spectrum.ieee.org/bitcoin-mining
• https://www.cambridge.org/core/books/blockchain-democracy/technology-of-the-blockchain/2731E06B872DA633FC5F75AF78BE425A
• https://www.intel.com/content/dam/www/central-libraries/us/en/documents/2025-02/xeon6-media-transcoding-solution-brief-final.pdf